HBM（高带宽存储器）

高带宽存储器（High Bandwidth Memory，简称HBM）是一种面向高数据吞吐量场景优化的计算机内存技术，通过3D堆叠架构和硅通孔（TSV）技术实现远超传统DRAM的带宽性能，同时保持较低的功耗。该技术由AMD于2008年首创，2013年由SK海力士生产出首颗芯片并经JEDEC标准化，历经HBM1至HBM4共六代演进，已成为AI加速器、高性能计算和高端图形处理领域的核心内存解决方案。

2026年7月，HBM产业进入历史性转折点。SK海力士于7月15日全球首发12层HBM4量产交付给NVIDIA Vera Rubin平台，单堆栈带宽突破2TB/s，能效较HBM3E提升逾40%[^c1][^c2]。SK海力士于7月10日在纳斯达克上市（市值约1万亿美元），随后在7月24日旧金山韩国AI峰会上与NVIDIA签署价值5000亿美元的HBM长期供应协议[^c3][^c7]。三星与博通签署2000亿美元五年MOU，覆盖HBM、2nm代工和先进封装[^c8]。在HBM市场，SK海力士以56%至58%的份额保持领先，三星和美光各占约21%至22%[^c6]。全球HBM市场收入预计2026年达500亿美元[^c5]，美光预计2028年市场规模将达1000亿美元[^c14]。SK海力士于2026年1月公布2025年创纪录业绩，营收97.1467万亿韩元、营业利润率49%，其中HBM营收同比翻倍以上[^c18][^c19]。

2026年下半年，HBM产业在供应紧张中进入HBM4放量阶段。据TrendForce报道，三星HBM4良率已提升至约80%，两大韩国存储巨头下半年的竞争随之加剧[^c21]。富邦研究测算，HBM4在NVIDIA GPU中的成本可达31至32美元/GB，几乎是HBM3E（17至18美元/GB）的两倍[^c22]。供应短缺正在改变NVIDIA和AMD的AI加速器内存策略——NVIDIA考虑在下一代Rubin Ultra上采用规格较低的HBM4 8层/12层和HBM4E 8层产品，AMD也表示可调整内存配置[^c25]。SK海力士2026年上半年对NVIDIA的销售额占总营收13.35%，较去年全年的24%明显下降，反映其向微软、谷歌等客户多元化的趋势[^c23]。公司于8月27日在美国印第安纳州举行动工仪式，投资约38.7亿美元建设先进封装厂[^c24]。

2026年6月5日，黄仁勋在首尔宣布三星电子、SK海力士和美光科技均已通过认证，为Vera Rubin平台供应HBM4，三大供应商全线进入量产阶段[^c15]。HBM4由此成为首个在起步阶段就有全部三家供应商通过认证并量产的一代。不过，供应端的产能约束也促使NVIDIA调整了Rubin平台的内存规格：HBM4总带宽目标从22TB/s下调至约20TB/s[^c16]；原计划的四die Rubin Ultra因台积电CoWoS-L封装在四die规模下的物理极限而被取消，改为双die加8个HBM4E堆栈的设计，算力与内存带宽约为原方案的一半[^c17]。

HBM4的接口宽度从1024位翻倍至2048位，各厂商实际产品速率已全面超越JEDEC标准8Gbps基线。竞争焦点已提前转向第七代HBM4E和第八代HBM5：三星于5月29日率先交付12层48GB HBM4E样品[^c10]，并展示了采用2nm基底芯片和HPB热管理技术的HBM5原型[^c12]；SK海力士则发布iHBM散热方案，将热阻降低30%[^c13]。HBM竞争的核心已从单纯追求传输速度全面转向对封装能力与热管理技术的极限挑战[^c11]。与此同时，JEDEC将封装高度上限放宽至1000微米，使混合键合量产推迟至2029至2030年，该技术即便在HBM5中也可能暂不启用[^c20]。据SemiAnalysis评估，中韩HBM技术差距约3年[^c9]，长鑫存储已启动HBM3量产并规划2027年12层HBM3E量产。