HBM（高带宽存储器）

高带宽存储器（High Bandwidth Memory，简称HBM）是一种面向高数据吞吐量场景优化的计算机内存技术，通过3D堆叠架构和硅通孔（TSV）技术实现远超传统DRAM的带宽性能，同时保持较低的功耗[^c1]。HBM由SK海力士、三星和AMD等企业共同推动发展，自2013年SK海力士生产出首颗HBM芯片以来[^c8]，已成为AI加速器、高性能计算和高端图形处理领域的核心内存解决方案。

技术原理

HBM的核心创新在于其独特的3D堆叠架构。与将内存芯片并排布置在平面基板上的传统DRAM不同，HBM将多个DRAM芯片像多层建筑一样垂直堆叠，通过TSV技术在芯片间蚀刻并填充数千个微米级的垂直通孔，实现层间电气互连[^c2][^c3]。整个堆栈通过微凸块连接到硅中介层，中介层再与GPU或CPU等处理器紧密集成，实现超短距离、超高密度的互连。

这种架构使HBM能够实现1024位（HBM3）乃至2048位（HBM4）的超宽总线宽度，是传统DDR内存32位或64位总线的数十倍。通过以宽度换频率的设计思路，HBM在单引脚速率低于GDDR的条件下，实现了总带宽的数量级超越。

发展历程

HBM技术的发展始于2008年AMD对新型内存方案的探索。2013年，SK海力士开发出全球首颗HBM芯片，同年该技术被JEDEC采纳为行业标准。2015年，AMD在其Fiji架构GPU中首次将HBM1投入商用。此后，HBM技术经历了HBM2（2016年）、HBM2E（2020年）、HBM3（2022年）和HBM3E（2024年）等代际演进。2025年4月，JEDEC正式发布HBM4标准，接口宽度翻倍至2048位，单堆栈带宽高达2TB/s。2026年，三星率先启动HBM4量产，HBM4E样品也已交付客户。

市场需求与规模

HBM的出现源于AI时代日益严峻的"内存墙"瓶颈——在过去十年中，GPU计算能力增长了约60000倍，而内存带宽仅增长了约30倍[^c4]。HBM通过提供TB级带宽，成为突破这一瓶颈的关键技术。一颗HBM4堆栈可提供超过1TB/s的带宽，而DDR4模块最高仅为25.6GB/s[^c5]。在能效方面，HBM4在达到同等带宽时比DDR4节省40%至50%的功耗[^c6]。

全球HBM市场正经历爆发式增长，2025年市场规模约380亿美元，预计2026年将达580亿美元。行业预测到2030年HBM市场规模将突破1000亿美元[^c7]，在DRAM总营收中的占比将提升至56%。市场增长由AI芯片需求激增、主权AI投资浪潮和技术迭代加速三重动力驱动。

产业格局

全球HBM市场呈现高度集中的竞争格局，由SK海力士、三星电子和美光科技三大巨头主导。SK海力士是HBM技术的领跑者，凭借率先量产HBM3和HBM3E以及独家供应NVIDIA的合作伙伴关系，长期占据最大市场份额。三星在HBM4领域实现反超，率先启动量产并交付商用产品。美光虽然份额最小，但以优异的良率控制和快速的产能爬坡实现了最快增长。中国厂商[[长鑫存储]]也在HBM3领域取得突破，但与第一梯队仍有技术代差。

技术挑战与展望

HBM制造涉及TSV刻蚀、晶圆减薄、精密键合等复杂工序，成本约为GDDR的3至5倍。堆叠层数增加带来的热管理难题、良率控制困难以及混合键合技术的高成本是当前主要挑战。未来，HBM技术将持续向更高堆叠层数（20层至24层）、更先进封装（混合键合）和更高带宽演进，同时面临近存计算、存算一体架构和高带宽闪存等新兴技术的竞争与互补。